<?xml version="1.0" encoding="UTF-8"?><rss version="2.0"
	xmlns:content="http://purl.org/rss/1.0/modules/content/"
	xmlns:wfw="http://wellformedweb.org/CommentAPI/"
	xmlns:dc="http://purl.org/dc/elements/1.1/"
	xmlns:atom="http://www.w3.org/2005/Atom"
	xmlns:sy="http://purl.org/rss/1.0/modules/syndication/"
	xmlns:slash="http://purl.org/rss/1.0/modules/slash/"
	>

<channel>
	<title>PCI SIG Archives - BenchLife.info</title>
	<atom:link href="https://benchlife.info/tag/pci-sig/feed/" rel="self" type="application/rss+xml" />
	<link>https://benchlife.info/tag/pci-sig/</link>
	<description>專注科技產業的趨勢報導與分析</description>
	<lastBuildDate>Wed, 21 Feb 2024 11:36:16 +0000</lastBuildDate>
	<language>zh-TW</language>
	<sy:updatePeriod>
	hourly	</sy:updatePeriod>
	<sy:updateFrequency>
	1	</sy:updateFrequency>
	<generator>https://wordpress.org/?v=7.0.2</generator>

<image>
	<url>https://benchlife.info/wp-content/uploads/2019/04/Transparent@512pw.png</url>
	<title>PCI SIG Archives - BenchLife.info</title>
	<link>https://benchlife.info/tag/pci-sig/</link>
	<width>32</width>
	<height>32</height>
</image> 
	<item>
		<title>「H++」視為「H+」升級版本，12V-2&#215;6 接頭最大功耗維持 600W 設計</title>
		<link>https://benchlife.info/pci-sig-12v-2x6-connector-remain-600w-not-675w/</link>
		
		<dc:creator><![CDATA[Chris.L]]></dc:creator>
		<pubDate>Wed, 21 Feb 2024 11:22:34 +0000</pubDate>
				<category><![CDATA[製造、設計與半導體]]></category>
		<category><![CDATA[12V-2x6]]></category>
		<category><![CDATA[12VHPWR]]></category>
		<category><![CDATA[PCI SIG]]></category>
		<guid isPermaLink="false">https://benchlife.info/?p=68494</guid>

					<description><![CDATA[<p>沒有所謂的 675W，最大依舊維持 600W 設計。 近期針對 12V-2&#215;6 的「H+」 [&#8230;]</p>
<p>這篇文章 <a href="https://benchlife.info/pci-sig-12v-2x6-connector-remain-600w-not-675w/">「H++」視為「H+」升級版本，12V-2&#215;6 接頭最大功耗維持 600W 設計</a> 最早出現於 <a href="https://benchlife.info">BenchLife.info</a>。</p>
]]></description>
		
		
		
			</item>
		<item>
		<title>PCI-SIG：成員應採取一切適當措施確保使用者的安全</title>
		<link>https://benchlife.info/pci-sig-member-need-take-all-appropriate-measures-to-ensure-end-user-safety/</link>
		
		<dc:creator><![CDATA[Chris.L]]></dc:creator>
		<pubDate>Sat, 03 Dec 2022 01:19:46 +0000</pubDate>
				<category><![CDATA[硬體零組件]]></category>
		<category><![CDATA[顯示卡與螢幕]]></category>
		<category><![CDATA[12VHPWR]]></category>
		<category><![CDATA[NVIDIA]]></category>
		<category><![CDATA[PCI SIG]]></category>
		<guid isPermaLink="false">https://benchlife.info/?p=55691</guid>

					<description><![CDATA[<p>罕見發出聲明稿，但實際上問題還是得從根本的設計上進行改善。 NVIDIA GeForce RTX 4 [&#8230;]</p>
<p>這篇文章 <a href="https://benchlife.info/pci-sig-member-need-take-all-appropriate-measures-to-ensure-end-user-safety/">PCI-SIG：成員應採取一切適當措施確保使用者的安全</a> 最早出現於 <a href="https://benchlife.info">BenchLife.info</a>。</p>
]]></description>
		
		
		
			</item>
		<item>
		<title>PCI-SIG：PCIe 7.0 規格最高提供 512GB/s 傳輸頻寬</title>
		<link>https://benchlife.info/pci-sig-announce-pcie-7-spec-with-512gb-transfer-bandwidth/</link>
		
		<dc:creator><![CDATA[Chris.L]]></dc:creator>
		<pubDate>Wed, 22 Jun 2022 02:06:46 +0000</pubDate>
				<category><![CDATA[趨勢與分析]]></category>
		<category><![CDATA[PCI SIG]]></category>
		<guid isPermaLink="false">https://benchlife.info/?p=49803</guid>

					<description><![CDATA[<p>那個 PCIe 5.0 產品還沒見到，已經可以見到 PCIe 7.0 的規格。 Intel 從 Al [&#8230;]</p>
<p>這篇文章 <a href="https://benchlife.info/pci-sig-announce-pcie-7-spec-with-512gb-transfer-bandwidth/">PCI-SIG：PCIe 7.0 規格最高提供 512GB/s 傳輸頻寬</a> 最早出現於 <a href="https://benchlife.info">BenchLife.info</a>。</p>
]]></description>
		
		
		
			</item>
		<item>
		<title>最終版本只剩一步之遙，PCI-SIG 發布 PCIe 6.0 規範草案 0.9 版</title>
		<link>https://benchlife.info/the-final-version-is-only-one-step-away-pci-sig-releases-pcie-6-0-specification-draft-version-0-9/</link>
		
		<dc:creator><![CDATA[bisheng]]></dc:creator>
		<pubDate>Thu, 07 Oct 2021 07:49:41 +0000</pubDate>
				<category><![CDATA[製造、設計與半導體]]></category>
		<category><![CDATA[PCI SIG]]></category>
		<category><![CDATA[PCIe]]></category>
		<guid isPermaLink="false">https://benchlife.info/?p=44544</guid>

					<description><![CDATA[<p>傳輸速率再一次翻倍，PCIe 6.0 x16 通道配置頻寬高達 128GB/s。 因應各式應用對於頻 [&#8230;]</p>
<p>這篇文章 <a href="https://benchlife.info/the-final-version-is-only-one-step-away-pci-sig-releases-pcie-6-0-specification-draft-version-0-9/">最終版本只剩一步之遙，PCI-SIG 發布 PCIe 6.0 規範草案 0.9 版</a> 最早出現於 <a href="https://benchlife.info">BenchLife.info</a>。</p>
]]></description>
		
		
		
			</item>
		<item>
		<title>頻寬數字又將增倍，PCIe Gen6 規範預計 2021 完成</title>
		<link>https://benchlife.info/pci-sig-start-pcie-gen6-and-it-double-again-compare-gen5/</link>
		
		<dc:creator><![CDATA[Chris.L]]></dc:creator>
		<pubDate>Wed, 19 Jun 2019 00:21:39 +0000</pubDate>
				<category><![CDATA[製造、設計與半導體]]></category>
		<category><![CDATA[PCI SIG]]></category>
		<guid isPermaLink="false">https://benchlife.info/?p=25256</guid>

					<description><![CDATA[<p>PCIe Gen4 還沒開始，PCIe Gen5 規範完整制訂，那個 PCIe Gen6 已經在湊備 [&#8230;]</p>
<p>這篇文章 <a href="https://benchlife.info/pci-sig-start-pcie-gen6-and-it-double-again-compare-gen5/">頻寬數字又將增倍，PCIe Gen6 規範預計 2021 完成</a> 最早出現於 <a href="https://benchlife.info">BenchLife.info</a>。</p>
]]></description>
		
		
		
			</item>
		<item>
		<title>PCIe Gen5 x16 頻寬可達 64GB/s，PCI-SIG 完成相關規範制訂</title>
		<link>https://benchlife.info/pcie-gen5-x16-reach-64gb-sec/</link>
		
		<dc:creator><![CDATA[Chris.L]]></dc:creator>
		<pubDate>Mon, 03 Jun 2019 13:54:15 +0000</pubDate>
				<category><![CDATA[市場動態]]></category>
		<category><![CDATA[PCI SIG]]></category>
		<category><![CDATA[PCIe Gen5]]></category>
		<guid isPermaLink="false">https://benchlife.info/?p=24952</guid>

					<description><![CDATA[<p>雖然 AMD 才將 PCIe Gen4 導入，但 PCIe Gen5 相關規範已經準備就緒。 我們相 [&#8230;]</p>
<p>這篇文章 <a href="https://benchlife.info/pcie-gen5-x16-reach-64gb-sec/">PCIe Gen5 x16 頻寬可達 64GB/s，PCI-SIG 完成相關規範制訂</a> 最早出現於 <a href="https://benchlife.info">BenchLife.info</a>。</p>
]]></description>
		
		
		
			</item>
		<item>
		<title>PCI-SIG 發布 PCIe 5.0 v0.9 規範，最終正式版本近了</title>
		<link>https://benchlife.info/the-pci-sig-released-the-pcie-5-0-v0-9-specification-and-the-final-official-version-is-near/</link>
		
		<dc:creator><![CDATA[bisheng]]></dc:creator>
		<pubDate>Fri, 18 Jan 2019 04:00:06 +0000</pubDate>
				<category><![CDATA[製造、設計與半導體]]></category>
		<category><![CDATA[PCI SIG]]></category>
		<category><![CDATA[PCIe 5.0]]></category>
		<guid isPermaLink="false">https://benchlife.info/?p=21988</guid>

					<description><![CDATA[<p>PCIe 4.0 上路時程稍有延遲，PCIe 5.0 緊跟在後恐出現變數。 PCIe 匯流排介面官方 [&#8230;]</p>
<p>這篇文章 <a href="https://benchlife.info/the-pci-sig-released-the-pcie-5-0-v0-9-specification-and-the-final-official-version-is-near/">PCI-SIG 發布 PCIe 5.0 v0.9 規範，最終正式版本近了</a> 最早出現於 <a href="https://benchlife.info">BenchLife.info</a>。</p>
]]></description>
		
		
		
			</item>
		<item>
		<title>PCIe 5.0 進入開發階段，PCI-SIG 預計 2019 年完成規範制定</title>
		<link>https://benchlife.info/pci-sig-announce-pcie-5-06092018/</link>
		
		<dc:creator><![CDATA[Chris.L]]></dc:creator>
		<pubDate>Fri, 09 Jun 2017 01:01:58 +0000</pubDate>
				<category><![CDATA[儲存裝置與設備]]></category>
		<category><![CDATA[PCI SIG]]></category>
		<category><![CDATA[PCIe 5.0]]></category>
		<guid isPermaLink="false">https://benchlife.info/?p=14413</guid>

					<description><![CDATA[<p>PCIe 4.0 規範產品仍未見到的情況下，PCIe 5.0 規範已經在路上了。 在 Santa C [&#8230;]</p>
<p>這篇文章 <a href="https://benchlife.info/pci-sig-announce-pcie-5-06092018/">PCIe 5.0 進入開發階段，PCI-SIG 預計 2019 年完成規範制定</a> 最早出現於 <a href="https://benchlife.info">BenchLife.info</a>。</p>
]]></description>
		
		
		
			</item>
	</channel>
</rss>
